

Conceptions formelles à l'aide de vérificateurs de modèles

A. Griffault

FAC 2007, Toulouse. 

15 mars 2007



- 1 Panorama des techniques formelles
- 2 La vérification formelle de modèles
- 3 **ALTARICA**
 - Le projet **ALTARICA**
 - Le langage **ALTARICA** à travers une étude de cas
- 4 **L'analyse d'un modèle ALTARICA**
 - La vérification de modèles
 - La synthèse de contrôleurs
 - Bisimulation et simulations
- 5 Conclusion



- 1 Panorama des techniques formelles
- 2 La vérification formelle de modèles
- 3 ALTARICA
 - Le projet ALTARICA
 - Le langage ALTARICA à travers une étude de cas
- 4 L'analyse d'un modèle ALTARICA
 - La vérification de modèles
 - La synthèse de contrôleurs
 - Bisimulation et simulations
- 5 Conclusion



Objectif et moyen

- Pouvoir raisonner sur les logiciels et les systèmes afin de connaître leurs comportements et les contrôler.
- Les systèmes sont des objets mathématiques.

Processus

- Obtenir un modèle formel du logiciel ou du système.
- L'analyser par une technique formelle.
- Transposer les résultats des modèles aux systèmes réels.

Les problèmes

- Le modèle est-il fidèle ? *validation*.
- Peut t-on tout vérifier ? *décidabilité*.
- La transposition est-elle toujours possible ? *abstraction*



Les démonstrateurs de théorèmes

- Ils fabriquent des preuves **justes**.
- Un programme est vu comme une fonction de calcul, (terminaison, résultat calculé est bien celui attendu).



L'interprétation abstraite

- Transformer un problème concret dans un modèle abstrait plus simple, sur lequel les *preuves* seront plus faciles à effectuer.
- Un exemple d'interprétation abstraite est la preuve par 9.
- Implication dans un seul sens.



Les langages dédiés

- Un langage avec des primitives dédiées par type d'application.
- Un compilateur vers un langage généraliste (C ; ADA).



Les vérificateurs de modèles

- Décider si un modèle d'un système satisfait ou non des propriétés logiques comportementales.
- Besoin de “valider” le modèle.
- Problème de “l'explosion combinatoire”.



Le raffinement

- Permet, en un nombre d'étapes plus ou moins important de passer d'une spécification à une implantation en préservant à chaque étape les propriétés essentielles du système.
- Utilise souvent un démonstrateur de théorèmes.

Les générateurs de tests

- Générer des séquences de tests à partir d'un modèle de la spécifications.
- Tests relatifs à des objectifs de tests spécifiques.
- Permet de “valider” le système réel sans le voir.




La simulation stochastique

- Les processus stochastiques ajoutent dans la description des systèmes des grandeurs probabilistes.
- Calculer des probabilités relatives à des propriétés.
- Domaine privilégiée de la sûreté de fonctionnement.



Cycle de vie et techniques formelles



- 1 Panorama des techniques formelles
- 2 La vérification formelle de modèles
- 3 ALTARICA
 - Le projet ALTARICA
 - Le langage ALTARICA à travers une étude de cas
- 4 L'analyse d'un modèle ALTARICA
 - La vérification de modèles
 - La synthèse de contrôleurs
 - Bisimulation et simulations
- 5 Conclusion



Le principe

- Le système est représenté par un modèle M ,
- Les exigences sont décrites par une propriété ϕ ,
- Un vérificateur de modèles prend en entrée d'une part M , d'autre part ϕ et répond **automatiquement** à la question $M \models \phi$? De plus, il peut fournir une explication lorsque la réponse est négative.

→ nombreux outils académiques disponibles.



Les limites théoriques

Les couples (classe de modèles, logique) pour lesquels le problème est décidable.

- Systèmes finis : toutes les logiques comportementales sont décidables.
- Systèmes infinis : presque rien n'est décidable → études de systèmes infinis particuliers (RdP, avec compteurs, FIFO, temporisés) pour lesquels des fragments de logiques sont décidables.

→ nombreux travaux de recherches théoriques.



Les limites pratiques

- Les machines et par les techniques utilisées pour coder le graphe en mémoire (explicite, BDD, ordre partiel, DBM ...). Actuellement de l'ordre de 100 variables booléennes.
- La validité du modèle M .
- La difficulté de l'écriture de ϕ .

→ nombreux travaux de recherches algorithmiques et méthodologiques.




- 1 Panorama des techniques formelles
- 2 La vérification formelle de modèles
- 3 **ALTARICA**
 - Le projet ALTARICA
 - Le langage ALTARICA à travers une étude de cas
- 4 L'analyse d'un modèle ALTARICA
 - La vérification de modèles
 - La synthèse de contrôleurs
 - Bisimulation et simulations
- 5 Conclusion




Les objectifs




AltaRica Descriptions




```
node aComponent
flow ...
state ...
trans ...
edon
```



Boolean Formulae



Petri Nets



Transition Systems

Les étapes

- 97/99 : définition, consolidation du langage et outillage.
- Aujourd'hui, quatre lignes d'outils et des collaborations :
 - OCAS ALTA RICA Dassault (simulation, arbre de défaillance)
 - SIMFIA V2 Airbus (simulation, arbre de défaillance)
 - ALTA RICA DF A. Rauzy (stochastique, arbre de défaillance)
 - arc, mec LaBRI (sémantique et vérification).
 - T_ALTA RICA (IRCCyN).
 - ALTA RICA ↔ Lustre (CERT ONERA).
 - ALTA RICA + Types Abstraites (ACI Projet Persée).



les automates à contrainte

- un ensemble de variables \vec{s} ,
- un ensemble d'événements E ,
- un ensemble de transition :

$$G(\vec{s}) \xrightarrow{e} \vec{s} := \sigma(\vec{s})$$

$G(\vec{s})$ est un(e) garde (c-à-d une expression booléenne) et $e \in E$,

- une assertion $A(\vec{s})$,
- des priorités (un ordre partiel) sur E .



Modularité et compositionnabilité

- La hiérarchie.
- Les interfaces (visibilité) des composants.
- Description d'un noeud :
 - La distinction variable d'état/variable de flux.
 - Les transitions.
 - Les assertions : flux et états.
- Description des interactions entre composants :
 - Les assertions : flux, états et interfaces visibles.
 - Les vecteurs de synchronisation généralisés.
 - Les priorités entre événements.
- Bisimulation.



Le cahier des charges

Le système que l'on souhaite concevoir est composé :

- d'un réservoir contenant **toujours** suffisamment d'eau pour alimenter l'exploitation,
- d'une cuve,
- de deux canalisations amont reliant le réservoir à la cuve, et permettant d'amener l'eau à la cuve,
- d'une canalisation aval permettant de vider l'eau de la cuve,
- chaque canalisation est équipée d'une vanne commandable, afin de réguler l'alimentation et la vidange de la cuve,
- d'un contrôleur.



Les spécifications

- 1 Le niveau de la cuve doit rester dans les zones intermédiaires.
- 2 En fonction du nombre de vannes en panne, et après une éventuelle période initiale la plus courte possible, le débit de la vanne aval doit être le plus grand possible.

La description technique

- Trois niveaux de débits : 0, 1 et 2.
- Deux signaux de commande : inc et dec
- La rouille avec le temps peut bloquer la vanne. Le débit n'est plus modifiable




Le code ALTARICA

```
node Vanne
  state
    debit : [0,2] : public;
    on : bool : public;
  event
    inc, dec, panne, time;
  trans
    on  |- inc -> debit := debit+1;
    on  |- dec -> debit := debit-1;
    on  |- panne -> on := false;
    true |- time ->;
  init
    on := true, debit := 0;
edon
```



La sémantique ALTARICA



La description technique

- Quatre capteurs qui délimitent 5 zones (de 0 à 4).
- Un débit maximal amont de 4.
- Un débit maximal aval de 2.
- Des règles d'évolution du niveau.
 - si $amont > aval$ alors dans le futur, le niveau augmentera de 1.
 - si $amont < aval$ alors dans le futur, le niveau diminuera de 1.
 - si $amont = aval = 0$ alors le niveau ne changera pas.
 - si $amont = aval > 0$ alors le futur est imprévisible. Le niveau pourra augmenter de 1, diminuer de 1 ou bien rester inchangé.




Le code ALTARICA

```
node Cuve
  flow    amont : [0,4];
         aval  : [0,2];
  state   niv : [0,4] : public;
  event   time;
  trans
    (amont=aval)           |- time -> ;
    (amont=aval) & (aval>0) |- time -> niv := niv+1;
    (amont=aval) & (aval>0) |- time -> niv := niv-1;
    (amont>aval)           |- time -> niv := niv+1;
    (amont>aval) & (niv=4)  |- time -> ;
    (amont<aval)           |- time -> niv := niv-1;
    (amont<aval) & (niv=0)  |- time -> ;
  init    niv := 2;
edon
```



La sémantique ALTARICA



La description technique

Il commande les vannes avec les objectifs de la spécification.

- 1 Le niveau de la cuve ne doit jamais atteindre les zones 0 ou 4.
- 2 Le débit de la vanne aval doit être le plus important possible.

Un contrôleur très permissif

- Il choisit les commandes aléatoirement.

Le code ALTAIRICA

```
node ControleurPermissif
  event nop, inc1, inc2, inc3, dec1, dec2, dec3,
    inc1inc2,inc1inc3,inc1dec2,inc1dec3,inc2inc3,inc2dec1,
    inc2dec3,inc3dec1,inc3dec2,dec1dec2,dec1dec3,dec2dec3,
    inc1inc2inc3, inc1inc2dec3, inc1dec2inc3, inc1dec2dec3,
    dec1inc2inc3, dec1inc2dec3, dec1dec2inc3, dec1dec2dec3;
flow    d1, d2, d3 : [0,2]; // les debits des vannes
        n : [0,4];          // le niveau de la cuve
        v1, v2, v3 : bool;  // les pannes des vannes

trans
true |- nop, inc1, inc2, inc3, dec1, dec2, dec3,
    inc1inc2,inc1inc3,inc1dec2,inc1dec3,inc2inc3,inc2dec1,
    inc2dec3,inc3dec1,inc3dec2,dec1dec2,dec1dec3,dec2dec3,
    inc1inc2inc3, inc1inc2dec3, inc1dec2inc3, inc1dec2dec3,
    dec1inc2inc3, dec1inc2dec3, dec1dec2inc3, dec1dec2dec3
-> ;

edon
```



La description technique

Les hypothèses (assez classiques) :

- Les commandes ne prennent pas de temps.
- Entre deux pannes et/ou cycle *temporel*, le contrôleur à toujours le temps de donner au moins un ordre.
- le système à toujours le temps de réagir entre deux commandes.



La hiérarchie et le contrôle

```
node System
  sub    V1, V2, V3 : Vanne; Cu : Cuve;
        Co : ControleurPermissif;
  state controle : bool;    init controle := true;
  flow nbPannes : [0,3];
  event commande, time;
  trans controle |- commande -> controle := false;
        ~controle |- time      -> controle := true;
  assert (nbPannes = 0) = (V1.on & V2.on & V3.on);
        (nbPannes = 1) = ((V1.on & V2.on & ~V3.on) |
                          (V1.on & ~V2.on & V3.on) |
                          (~V1.on & V2.on & V3.on));
        (nbPannes = 2) = ((V1.on & ~V2.on & ~V3.on) |
                          (~V1.on & V2.on & ~V3.on) |
                          (~V1.on & ~V2.on & V3.on));
        (nbPannes = 3) = (~V1.on & ~V2.on & ~V3.on);
```



Les variables partagées

```
assert
// Les canalisations
Cu.amont = V1.debit+V2.debit;
Cu.aval  = V3.debit;
// Pour observer les debits des vannes
Co.d1 = V1.debit;
Co.d2 = V2.debit;
Co.d3 = V3.debit;
// Pour observer le niveau de la cuve
Co.n  = Cu.niv;
// Pour observer les pannes des vannes
Co.v1 = V1.on;
Co.v2 = V2.on;
Co.v3 = V3.on;
```



Les communications

```
sync
  // les actions du controleur
  <commande, Co.inc1, V1.inc>;
...
  <commande, Co.inc1dec2, V1.inc, V2.dec>;
...
  <commande, Co.inc1inc2dec3, V1.inc, V2.inc, V3.dec>;
...
  <commande, Co.nop>;
  // les actions du systeme
  // les pannes ont lieu pendant un cycle
  <time, Cu.time, V1.panne, V2.time, V3.time>;
  <time, Cu.time, V1.time, V2.panne, V3.time>;
  <time, Cu.time, V1.time, V2.time, V3.panne>;
  // Le temps s'ecoule normalement
  <time, Cu.time, V1.time, V2.time, V3.time>;
edon
```



La sémantique

```
/*  
 * # state properties : 2  
 *  
 * initial = 1  
 * any_s = 1861  
 *  
 * # transition properties : 5  
 *  
 * epsilon = 1861  
 * any_t = 9334  
 * self_epsilon = 1861  
 * self = 1861  
 * not_deterministic = 1300  
 */
```



- 1 Panorama des techniques formelles
- 2 La vérification formelle de modèles
- 3 **ALTARICA**
 - Le projet **ALTARICA**
 - Le langage **ALTARICA** à travers une étude de cas
- 4 **L'analyse d'un modèle ALTARICA**
 - La vérification de modèles
 - La synthèse de contrôleurs
 - Bisimulation et simulations
- 5 Conclusion



La validation

Il faut s'assurer que le modèle est "réaliste".

- États puits ?
- Forte connexité du graphe ?
- Comportements instables ?
- ...
- Simulation.

La vérification

- Propriétés de sûreté : faciles sur un graphe fini.
- Propriétés de vivacité, d'équité : liées aux propriétés de fortes connexité dans un graphe fini.



Le code ALTARICA

```
with System
do
  show(all) > '$NODENAME.res';
  dead := any_s - src(any_t - self_epsilon);
  notCFC := any_t - loop(any_t,any_t);
  niveau0 := [Cu.niv = 0];
  niveau4 := [Cu.niv = 4];
  nonControle := label time;
  controle := label commande;
  ER := niveau0 | niveau4 | dead;
  out2 := [V3.debit=2];
  controleUp := controle & label V3.inc;
  controleDown := controle & label V3.dec;
  cfcInstable := loop(any_t,nonControle | (epsilon-self_epsilon));
  // sortie des resultats
  show(all) > '$NODENAME.resVV';
  test(dead,0) > '$NODENAME.propVV';
  test(notCFC,0) >> '$NODENAME.propVV';
  test(ER,0) >> '$NODENAME.propVV';
  test(cfcInstable,0) >> '$NODENAME.propVV';
done
```



Les résultats : propriétés d'états

```
/*  
 * # state properties : 7  
 *  
 * out2 = 650  
 * initial = 1  
 * dead = 0  
 * any_s = 1861  
 * niveau0 = 224  
 * niveau4 = 393  
 * ER = 617  
 */
```



Les résultats : propriétés de transitions

```
/*  
 * # transition properties : 11  
 *  
 * controleUp = 821  
 * controleDown = 856  
 * cfcInstable = 0  
 * epsilon = 1861  
 * any_t = 9334  
 * self_epsilon = 1861  
 * notCFC = 2661  
 * nonControle = 3313  
 * controle = 4160  
 * self = 1861  
 * not_deterministic = 1300  
 */
```



Le problème

- Est-il possible de contrôler ?
- Si oui, comment ?

Avec un vérificateur

- Mettre un contrôleur “permissif” dans le modèle.
- Calculer le plus grand contrôleur sûr. (Ramadge & Wonham).
- “Projeter” le contrôleur sur le contrôleur permissif.



L'idée de la spécification

```
/* Les equations classiques
 * - de stratégies gagnantes
 * - et de synthèse de contrôleurs
 * coupA représente les actions du joueur A ou du controleur
 * coupB représente les actions du joueur B ou du système
 * Gagne représente des configurations de A
 *   - les configurations à atteindre lors d'un pppf
 *   - le complémentaire des configurations à éviter lors d'un pgpf
 * Perdu représente des configurations de B
 *   - les configurations à atteindre lors d'un pppf (pour que A soit gagnant)
 *   - les configurations à éviter lors d'un pgpf (pour que A soit gagnant)
Gagnant           = Gagne |& \\ | pour pppf et & pour pgpf
                  src(CoupGagnant);
CoupGagnant       = coupA & rtgt(Perdant);
Perdant           = Perdu |& \\ | pour pppf et & pour pgpf
                  (src(CoupPerdant) - src(CoupNonPerdant));
CoupPerdant       = coupB & rtgt(Gagnant);
CoupNonPerdant    = coupB - rtgt(Gagnant);
*/
```



La spécification des contrôleurs

```
with System
do
  // PREMIER CONTROLEUR (le moins optimal)
  // les actions de controle pour eviter ER : pgpf
  GagneER := src(contrôle) - ER;
  PerduER := src(nonContrôle) - ER;
  CtrlER  -- contrôle &
           rtgt(PerduER &
                (src(nonContrôle & rtgt(GagneER & src(CtrlER)))-
                 src(nonContrôle - rtgt(GagneER & src(CtrlER))))));

  // AUTRE CONTROLEUR (le meilleur possible)
  // les actions de controle pour rester dans out2 et pour eviter ER : pgpf
  GagneOut2ER := (src(contrôle) & out2) - ER;
  PerduOut2ER := (src(nonContrôle) & out2) - ER;
  CtrlOut2ER  -- contrôle &
               rtgt(PerduOut2ER &
                     (src(nonContrôle & rtgt(GagneOut2ER & src(CtrlOut2ER)))-
                      src(nonContrôle - rtgt(GagneOut2ER & src(CtrlOut2ER))))));

  // les actions de controle pour atteindre CtrlOut2ER : pppf
  GagnePreOut2ER := src(CtrlOut2ER) - ER;
  PerduPreOut2ER := tgt(nonContrôle) - ER;
  // calcul d'un preambule le plus optimal possible
  CtrlPreOut2ER += contrôleUp &
                 rtgt(PerduPreOut2ER |
                      (src(nonContrôle & rtgt(GagnePreOut2ER | src(CtrlPreOut2ER)))-
                       src(nonContrôle - rtgt(GagnePreOut2ER | src(CtrlPreOut2ER))))));
done
```



Le calcul des contrôleurs

```
with System
do
  // Le système est-il controlable
  ControlableER      := initial & src(CtrlER);
  ControlablePreOut2ER := initial & src(CtrlPreOut2ER);
  // les erreurs de commande possibles
  ErreurControleER   := controle - CtrlER;
  ErreurControleOut2ER := controle - (CtrlOut2ER | CtrlPreOut2ER);
  // Génération des trois controleurs
  project(any_s, CtrlER, 'ControleurOut012_$NODENAME', true, Co)
> 'Alt/ControleurOut012_$NODENAME.alt';
  project(any_s, CtrlOut2ER|CtrlPreOut2ER, 'ControleurOut2_$NODENAME', true, Co)
> 'Alt/ControleurOut2_$NODENAME.alt';
  // sortie des resultats
  show(all)                > '$NODENAME.resSC';
  test(ControlableER,1)    > '$NODENAME.propSC';
  test(ErreurControleER,0) >> '$NODENAME.propSC';
  test(ControlablePreOut2ER,1) >> '$NODENAME.propSC';
  test(ErreurControleOut2ER,0) >> '$NODENAME.propSC';
done
```



Les résultats : propriétés d'états

```
/*
 * # state properties : 15
 *
 * out2 = 650
 * GagneER = 617
 * PerduER = 627
 * GagneOut2ER = 213
 * PerduOut2ER = 213
 * GagnePreOut2ER = 0
 * PerduPreOut2ER = 617
 * initial = 1
 * dead = 0
 * any_s = 1861
 * niveau0 = 224
 * niveau4 = 393
 * ER = 617
 * ControlableER = 1
 * ControlablePreOut2ER = 0
 */
```



Les résultats : propriétés de transitions

```
/*  
 * # transition properties : 16  
 *  
 * controleUp = 821  
 * controleDown = 856  
 * cfcInstable = 0  
 * epsilon = 1861  
 * CtrlER = 81  
 * CtrlOut2ER = 0  
 * CtrlPreOut2ER = 0  
 * any_t = 9334  
 * self_epsilon = 1861  
 * notCFC = 2661  
 * nonControle = 3313  
 * controle = 4160  
 * ErreurControleER = 4079  
 * ErreurControleOut2ER = 4160  
 * self = 1861  
 * not_deterministic = 1300  
 */
```



Les contrôleurs générés : extrait de l'optimal pour 0 panne

```
/*
 * This node is the result of the projection of the node 'SystemP0'
 * on its subnode 'Co'.
 */
...
false |- inc2dec3 -> ;
n = 1 and (d3 = 0 and (d2 = 0 and d1 = 2 or d2 = 1 and (d1 = 1 or d1 = 2)
or d2 = 2 and d1 = 1) or d3 = 1 and d2 = 2 and d1 = 2) or n = 2 and
(d3 = 0 or d3 = 1) and (d2 = 0 and d1 = 2 or (d2 = 1 or d2 = 2) and
(d1 = 1 or d1 = 2)) or (n = 3 or n = 4) and (d3 = 0 and (d1 = 1 or d1 = 2)
or d3 = 1 and (d2 = 0 and (d1 = 1 or d1 = 2) or d2 = 1 and d1 = 1))
|- inc3dec1 -> ;
n = 1 and (d3 = 0 and (d2 = 1 and (d1 = 1 or d1 = 2) or d2 = 2 and
(d1 = 0 or d1 = 1)) or d3 = 1 and d2 = 2 and d1 = 2) or n = 2 and
(d3 = 0 or d3 = 1) and (d2 = 1 and (d1 = 1 or d1 = 2) or d2 = 2) or
(n = 3 or n = 4) and (d3 = 0 and (d2 = 1 or d2 = 2) or d3 = 1 and
(d2 = 1 and (d1 = 0 or d1 = 1) or d2 = 2 and d1 = 0))
|- inc3dec2 -> ;
...
```



Définition et propriété

- (q, q') sont bisimilaires si quelque soit le choix fait par l'un, l'autre peut faire un choix qui le conduit dans un état équivalent par bisimulation.
- deux états bisimilaires sont indiscernables par une propriété du μ -calcul.
- deux systèmes sont bisimilaires ssi leurs états initiaux sont bisimilaires.



L'expression logique de la bisimulation

```
bisim(s,s') == eqC(s,s') &
  ([e][t](transA(s,e,t) =>
    <e'><t'>(transA'(s',e',t') & bisim(t,t')))) &
  ([e'][t'](transA'(s',e',t') =>
    <e><t>(transA(s,e,t) & bisim(t,t'))));
```

```
:rel-card bisim >> bisim.res
```

```
isBisim(x) :=
```

```
  x = ((([a] (initA(a) =>
    <a'> (initA'(a') & bisim(a,a')))) &
    ([a'] (initA'(a') =>
    <a> (initA(a) & bisim(a,a'))))));
```

```
:display isBisim >> bisim.res
```



Simulation, Implémentation et Raffinement

```
simAA'(s,s') == eqC(s,s') &
  ([e][t](transA(s,e,t) =>
    <e'><t'>(transA'(s',e',t') & simAA'(t,t'))));
:rel-card simAA' >> bisim.res
isSimAA'(x) :=
  x = ([a] (initA(a) => <a'> (initA'(a') & simAA'(a,a'))));
:display isSimAA' >> bisim.res

simA'A(s,s') == eqC(s,s') &
  ([e'][t'])(transA'(s',e',t') =>
    <e><t>(transA(s,e,t) & simA'A(t,t'))));
:rel-card simA'A >> bisim.res
isSimA'A(x) :=
  x = ([a'] (initA'(a') => <a> (initA(a) & simA'A(a,a'))));
:display isSimA'A >> bisim.res
```



Un exemple

```
node DeuxVannes
  sub    V1, V2 : Vanne
  flow  debit : [0,2] : public;
        on : bool : public;
  event inc, dec, panne, time;
  trans true |- inc, dec, panne, time -> ;
  sync  <time, V1.time, V2.time>;
        <panne, V1.panne>;
        <panne, V2.panne>;
        <inc, V1.inc?, V2.inc?> >=1;
        <dec, V1.dec?, V2.dec?> >=1;
  assert (V1.debit < V2.debit) => (debit = V1.debit) ;
        (V1.debit >= V2.debit) => (debit = V2.debit) ;
        on = (V1.on | V2.on);
```

edon



Résultats

```
cardinal of Vanne!t: 19
cardinal of DeuxVannes!t: 148
cardinal of bisim: 15
(false)
cardinal of simAA': 15
(false)
cardinal of simA'A: 36
(true)
```



- 1 Panorama des techniques formelles
- 2 La vérification formelle de modèles
- 3 **ALTARICA**
 - Le projet ALTARICA
 - Le langage ALTARICA à travers une étude de cas
- 4 L'analyse d'un modèle ALTARICA
 - La vérification de modèles
 - La synthèse de contrôleurs
 - Bisimulation et simulations
- 5 Conclusion



Bilan

- La vérification de modèle doit se limiter aux aspects contrôle.
- La “liste” des propriétés est peu longue. La difficulté d’écrire les propriétés en logiques comportementales est un faux problème.
- La véritable difficulté réside dans la tâche de modélisation. Le besoin de langages de description de systèmes est réel.
- La bisimulation est une propriété trop forte.
- Une simulation qui préserve une équivalence de trace est sans doute le raffinement utile en *ALTARICA*.

Perspectives

- Un environnement *ALTARICA* complet à terme.
- Plusieurs thèses en cours.

